Solid State Circuits TechnologiesV, on esteen korkeus, Tor on eristimen fysikaalinen vakio ja a ja esieksponentiaaliset tekijät Tästä huomaa, että tox tai k on tasaisen tunnelin virrantiheys. Tunnelointivirtatiheys kasvaa dramaattisesti SiO ohenee Suvuissa vuoto kasvaa 100 kertaa ennen kuin 5 nm, kun sio ohenee 10 E Amp/cm-alue SiO yhtä ohuelle kuin korkeaIGIDL + Ig)Missä: Isubth:IGIDL: portin aiheuttama tyhjennysvuotovirtaIg: porttivuoto toisaalta yhtälö [1] osoittaa, että eristimen dielektrisyysvakion kasvattaminen suoran tunnelointivirran
Tämä johtuu siitä, että hilaoksidi fyysisesti korreloi määritellyllä ekvivalenttioksidipaksuudella (EOT) OT=(Ksio/KinsulatorTinsulat missä Kso ja Kinsulator ovat SiO2:n ja eristimen dielektrisyysvakio ja eriste on eristimen fyysinen paksuus. Tämän määritelmän perusteella, eriste, jonka dielektrisyysvakio on viisi kertaa suurempi kuin SiOz, vaatisi viisi kertaa suuremman fyysisen paksuuden kuin SiO pitääkseen saman EOT:n kuin SiOz. Siksi tunnelingald on suuruusluokkaa leiO2, koska tunnelivuotovirta vaimenee eksponentiaalisesti, kun eriste tulee paksummaksi kuin metatunnelit metallieledi ensin eristeen johtavuuskaistalle ja sitten kulkee toista puolijohdeelektrodia kohti. Tämä tunnetaan nimellä Fowler-Nordheim(FN) tunneli, jossa FN tunnelointivirrantiheysVa3/2 To)=D exp(32K4), jossa C ja D ovat preeksponentiaalisia tekijät Huomioi tästä yhtälöstä, että esteen korkeus on hallitseva tekijä FN-tunnelin virrantiheyden säätelyssä. eristeet, joilla on erilaiset Va- ja K-arvot Tulokset osoittavat seuraavaa dielektrisyysvakion suurentamiseksi, vähennystä voidaan käyttää erittäin skaalatun puhtaan nitridin) taulukossa, joka on esitetty suorassa t
To Advances s amos Tacngolsgieb Lateraalinen hapetusmalli [171ed XTEMormation reunalla korkean lämpötilan hehkutuksen, kuten a/drain-hehkutuksen aikana. Hapetus ei riitä estämään kyhmyjen muodostumista, mikä sisältää suuren vuotovirran
PMOS Capacitorlum Edge0Metal oxideSi -substraatista
Solid State Circuits Technologiesit on edelleen haaste saavuttaa EOtfter transistorin valmistus Laitteen liikkuvuuden heikkenemistä havaitaan wlsähköinen Tämä on ongelmallisempaa alhaisen EOT:n sovelluksissa Koska yhteensopivuus metalliporttien kanssa sisältää useita etuja, korkean k/metalliportin pino on valinta edistyneen avainkysymykseen metalliportin materiaalien tutkimukseen ohjaa metalliporttien työtoimintoa CMOS-käsittelyn jälkeen Metalliportin toteutuksessa on kaksi vaihtoehtoa TheCMoS devond -tyyppi on kaksoismetalliporttielektrodi, jossa yhdellä metallilla on työtoiminto(4, 1 ev)lähellä piisubstraatin johtavuuskaista (Ec) NMOS:lle ja toiselle, jolla on työtoiminto (-5 2 ev) lähellä piisubstraatin valenssikaistaa (efor PMOS (kuva 16) Metallielektrodimateriaaleissa tulee olla lämpö-, kemiallinen On toivottavaa käyttää CMOS-prosessiintegraatiota, joko perinteistä "portti ensin tai korvaava" portti viimeistä lähestymistapaa
Metalliraaka-aineet (nitridit, silisidit, karbidit, boridit jne.) ja kiinteät liuokset ovat mahdollisia ehdokkaita. / Thersus EOT -käyrän CoAn leikkauspiste on työfunktio (Kuva 17) Taulukko 2
to Advances s amos TacngolsgieApplying High-k/Metal-Gated DevicesZrN/SiO2vFa"中 vss/x中ws“中n[xE2…kTnN/]中中4620 voltso ch7,433,46367425Zrsi2425,464154TaN5,44
3,40243472,455-463464,453-462
Solid State Circuits Technologies -menetelmä ja proMetal-kalvon poistaminen vaikuttavat metallikalvon ominaisuuksiin, kuten resistiivisyyteen, mikrorakenneheessioon. Pinnostusprosessit, kuten CVD ja PVD, ovat yleisiä menetelmiä. matala
Kuvatdeposition prosessi laitteessa perfoLaitteen liikkuvuus kuin Cvd tina suurempi portin vuotovirta kuin laitteissa, jotka on valmistettu CVD:llä ja ALDEeff(MV/cm)TiNSIO,(30A)s N,-800t+H-for看
Hasteet, jotka liittyvät korkean k-tason/metalliportaisten laitteiden käyttöön Advane58PMOSonissa (enimmäkseen CVD:stä) ja plasmassa PVD:stä) vaikuttavat porttien estotekijöihin, kuten Dit V:hen, stabiilisuuteen ja portin oksidien eheyteen Toinen metalliporttien ongelma on metallien huono hapettumiskestävyys. , erityisesti selektiivisyys metallioksidien suhteen, on avainasemassa "Gate First" CMOS-integrointi Perinteinen portti ensin -integrointi sisältää mahdollisuuden etsata porttiesimerkki, Kuva 20nitridi/W/tina-hilaelektrodipino päällä. lämpötilan portaat
Nämä vaadittavat materiaalit metalliporttimateriaaleille kaikki vaihtoehtoiset korkean k-dielectTiN W Resistoκ ido ja/tai N⊥七rideGateoxidesubstracts七ep1stcketFig2028,29sijoittelu "Gate Last" CMOS-integrointi, tämä integrointi eliminoi monia rajoituksia ja rajoituksia. te oksidi kerrostetaan käyttämällä kemiallis-mekaanista kiillotusta (CMP) ja tasoitetaan yläpinta 20a), märkäsyövytys tai -levy, jota käytetään etsaamaan pois polypii-portti (kuva 20b), jota seuraa uusi metallihilaelektrodimateriaali ja adielektrinen saostus (Kuva 20c) Toinen CMP prosessia tai käytetään portin toista kuviointia
Solid State Circuits Technologiesaeisi i piisubstraatti Täytä piisubstraatti-1hin tinaoksidit Sillcon-substraattiYksittäinen metalliporttivälityötoiminto ei ehkä pysty saavuttamaan paljon OSFET-kynnysjännitettä ja parantamaan suorituskykyä; siinä on kuitenkin potentiaalia täysin tyhjennetyille pii-eriste- (FDSOI) -sovelluksille Kaksoismetallit, joiden työtoiminnot ovat samankaltaisia kuin n* polypii ja p*polypii, aiheuttavat merkittäviä integraatiohaasteita. Termodynaaminen ja mekaaninen vakaus metallien valinnassa Sekä portti ensin että portti viimeinen integrointihaitat integrointimallin valinnan päättää perfd3 Laitteen ominaisuudet käyttämällä High-k/Metal Gate(HKMG)-pinoa31 HKMG-pinon vikojen vaikutus laitteen suorituskykyyn ja luotettavuuteenKun mainitaan osiossa 2
11d, kerrostettu korkean k-portin eriste sisältää suuren vian piin ja perinteisen lämpökasvatetun portin välillä. Kuvassa 21 näkyvä HKMG-porttipinon TEM-poikkileikkaus korostaa porttipinon eri alueita. -k Gate dielektrillä ja piisubstraatin ja IL:n välisellä rajapinnalla on merkittävä vaikutus laitteeseen ja riippuvuuskynnysjännitteen stabiiliudesta Kuten kappaleessa 212aiii on todettu, paras ehdokas korkean kdielektrisen dielektrisen suhteen on Hf-pohjainen metallioksidi. Siksi seuraava keskustelu perustuu HfO2:een. / metallinen porttipino
Advanced amosiin TecnglsgitMetalGate30AHigh-K0A311 Si/IL-rajapinnan parannus - stressaantunut rento toivottavaa, koska tarvitsemme ohuen g edun Korkean k:n sijoittaminen paksun, korkealaatuisen, termisesti groyistorin nopeuden päälle. Tämän ongelman ratkaisemiseksi stressiä kevennetty esioksidi (SRPO)-prosessit on kehitetty repivät rajapinnan ominaisuudet korkean k-dielektrisen ja piisubstraatin välillä säilyttäen samalla vaaditun ohuuden, jotta se täyttää integroitujen piirien nopeuden lisäämisvaatimuksen. Tässä käsitelty koe on seuraava. SRPOhe-lämpöoksidi takaisin 10 A:iin käyttämällä laimennettua 700 : 1 fluorivetyhappo: H20-liuosHfO2 kerrostetaan sitten ALD:n avulla. Kun korkean k-arvon eriste oli läpäissyt PDA:n, TasiN metal00C:tä käytettiin metalliportin/korkean k-pinon nMOSFET:ien valmistukseen bulkkipiille [32]
Kuva 22 säästää kynnysjännitteen (Vo) siirtymän cess:n alla (rCA-puhdistus ja ALD HfO Tasin-metalliportilla) ja uusi SRPO käsittelee TasiN/HfO2-porttipinon lyhytkanavaisille laitteille10 um/015 um) SRPO TaSiN/HfO-pinon kanssa tuloksena on 3 kertaa pienempi Vi-siirtymä kuin standardiprosessissa. Nämä tulokset viittaavat siihen, että standardiprosessilla varustetut laitteet kärsivät transistorin valmistuksen aikana aiheuttamasta hilareunavauriosta, mikä lisää V-siirtymää, suurentaa trap-eroa merkittävästi käytettäessä SrPo:ta korkean prosessin vuoksi. laadukas rajapintakerros HfO:n alla, joka vaimentaa rajapinnan trap- ja border trap -kehityksen jatkuvan jännitteen aiheuttaman rasituksen aikana. Pääsyn aiheuttaman hilareunavaurion vuoksi varauksen pumppausvirta mitattiin33]-asennuksella, jotta voidaan havaita paikallinen varaus portin reunassa. Tiheys HfO/SRPO-laitteille kuin HfO/RCa-laitteille suunniteltu varauspumppaus on kestävämpi kuin rc-käsittely prosessin aiheuttamilla paikallisilla varauksilla SRPO-short-kanavalaitteilla on suurempi kuin tavallinen esikäsittely SRPO-prosessin parempien pintaominaisuuksien vuoksi. kemikaali
Ap:n haasteet
plying High-k/Metal-Gated Devicee-yhtälö on vain noin kaksi kertaa suurempi kuin SiO, kun taas eksponentti, joka on esitetty kohdassa 2. Toisaalta on selvää, että eriste, jonka K-arvo on 25, vähentää ekspooliaa merkittävästi suorassa tunnelointiyhtälössä Eq< p> [1 ja yli kaksi kertaa FN tunK「 LowField「 High Field I78Ta2O%, HfO_,ZrO2-45921 SiO2/polyskeema MOSFETistä, jossa hilaoksidi on SiO2 ja ektrodi seostettu polypii. Kuva 2 esittää vastaavan piirin MOSMOS-kokonaiskapasitanssi CK, jossa Cor on oksidikapasitanssi, Cs on piikapasitanssi ja Cp on polypii-gatetrodin depletiPoly-Si GateGate OxideGOXSolid State Circuits Technologies Kun mOSFET:ää käytetään inversiotilassa, seostetun polypiin hilaenergian kaistan biasesta riippuva arvo Cp ja FETthe Cox käytetylle hilajännitteelle (Ve, joka termissä alentaa MOSF-keskittymää hilaoksidissa ja indusoi kynnysjännitteen (Vi) epävakausongelma Toisaalta käsiportti hilaelektrodina voisi poistaa hilaelektrodiin sisällytetyn polypiihilan. Toinen metalliportin etu on, että metalliportin resistanssi on pienempi kuin polypiihilan22 Korkea dielektrinen konstulaattori Hilaelektrodetrodeilla, joissa on korkeat dielektrneristeet, herättää jonkin verran huolta
Useimmat metallioksidit, joilla on suuri dielektrisyysvakio, käytetään eristimen uudelleenjärjestelynä, joka ohjaa MOSFET-kynnysjännitettä. Toisaalta hetal gre on yhteensopiva korkean k:n metallioksidien kanssa. Materiaalien suojaus korkean dielektrisyysvakion eristeiden ja metalliporttien gh-k-hiladielektrisyyshiukkasten korkean k gaSomin kanssa perustavanlaatuinen kysymys korkean k-portin eristeen luomisesta MOSFET:ssä. Vaihto dielektrisyysvakion (K) ja kaistavälin (esim.) välillä Kalvon mikrorakenne: amorfisen rajapinnan kideaktio koko dielmissa, Eot-skaalautuvuus, rajapintaisuus ja mosfetin liikkuvuuden heikkeneminen ja korkea kiinteä varaus, jonka aiheuttaa seuraavia kemiallisia reaktioita ohjaavien Gibbsin vapaiden energioiden korkean k-eristeen analyysi: metalli-Si-happi kolmikomponenttiset järjestelmät on tärkeä stabiiliuden ennustamisessa. Epävakauden välttämiseksi Si:n kanssa SiO,Si+M。→M+SiO2Si+ M。x→Ms+siOb Dielektrisen vakion (K) ja kaistavälin (Eg) välinen kompromissi Suorasta tunnelointiyhtälöstä [1 on toivottavaa löytää eriste, jolla on korkea gh-k metallioksideja ei raportoida. Lähin ja helposti saatavilla oleva kaistan poikkeaman indikaattori on kaistavälin arvot. Kuva 3 esittää käyrän kaistavälin funktiona eri metallioksidien eristevakiosta
Advanced amosiin Tecnglsgit High-k/Metal-Gated Devices6A12o38ZrSio4 HfSiO4A103La20o Bao432sähkövakio Kuva 3 Dielektrisyysvakion ja kaistavälin välinen kompromissi rajoittaa laitteen valintaa. kysymys Lisäksi happi, seostusaine ja epäpuhtaudet diffundoituvat nopeasti monikiteiseen rakenteeseen ensisijaisesti raeraajan kautta ja hajottavat porttipinon. Toinen potentiaali pienten laitteiden ja kiekkojen joukossa
Amorfiset metallioksidit voivat vähentää O- ja seostusaineen diffuusiota ja pienempää vikaa; dielektrisyysvakio kuin ne metallioksidit, joissa on monikiteinen fuusio metallin raerajan läpi Oksidi Selkeä prosessointiero metallioksidien ja tavanomaisen lämpöoksidin välillä, Metalli hapetettu kerrostettu piisubstraatin sijaan kasvatettu kuin SiO2. Saostetun kalvon luontainen laatu on huonompi kuin termisesti kasvatettu kalvo Saostuksen jälkeinen hehkutus laimean hapen ympäristössä laitteet Useimmat metallioksidit, joilla on korkea dielektrinen rakenne jälkihehkutus Siksi ympäristön happi metallin saostuksen jälkeisessä hehkutuksessa diffundoituu rakeiden rajojen läpi metallioksideista ja reagoi SiO-rajapinnan kerrokseen (eli amorfisen rajapintakerroksen (IL) vaikutus eristimen kokonaisdielektrisyysvakioon, EOT-skaalautuvuus, rajapinnan karheusSiO2:n kaltainen rajapintakerros vähentää kaksikerroksisen gateouldin kokonaisdielektrisyysvakiota. EOt alle 1 nm vaikea Rajapinta IL:n ja silikonipohjan välillä on karheampi kuin rajapinta tavanomaisen lämpökasvatetun SiOz:n ja
Solid State Circuits Technologies -pii, joka voi heikentää kanavan kantoaallon liikkuvuutta ja aiheuttaa rajapinnan tilavirheitä, kuva 4 esittää transmissioelektronimikroskooppikuvaa (TEM) metallioksidimos-rakenteesta ja avaimet porttipinon yhteensopivuudesta. High-k Insulatorin aiheuttama varaus Pehmeät fononit metallioksidisidosrakenteessa edistävät atomeja yleiseen polarisoituvuuteen ja siten suureen dielektrisyysvakioon
Koska kanavan kantoaaltojen liikkuvuus on laskettu vuorovaikutuksilla, jotka ovat sähkövakio tai pieni kaistaväli, ehdokkaat kuuluvat jaksollisen taulukon ryhmiin IVB, IlIA ja IB Muistikondensaattoreihin käytetyt metallioksidit [1, 2, 3, 4 Ehdokkaat, kuten esim. TiO2:lla ja TazO:illa on se etu, että niillä on suhteellisen korkea dielektrisyysvakio ja teollisuuden jalostushistoria. Niiden vuoksi ne eivät kuitenkaan ole houkuttelevia logiikkalaitteille: Pienen kaistan välin stabiilisuus silikonien kanssa edellyttää happihehkutusta kalvon laadun parantamiseksi, mikä johtaa eOt:n hapettumiseen.
Advanced amosiin TecnglsgitKorkean k/metalliverkon laitteiden käyttäminen Epävakaat mikrorakenteet Ryhmät IllA ja IIIB Metallioksidit: Al2O3 ja La O3 5, 6ddition, Al2o3 isphous 1000C:ssa ja sillä on suhteellisen korkea kaistan diffuusioero (87elow) ja imee helposti HzO:n LazO:lla on suhteellisen korkea dielektrisyysvakio (K 27), mutta kaistaväli on pieni (43 ev) ja se on erittäin helposti III Ryhmä IVB Metallioksidit: HfO ja ZrO2[8-18Näillä metallioksideilla on kohtuullisen korkeat dielektrisyysvakiot ja kaistavälit (katso kuva 3) Sekä ZrOz- että HfOz-laitteet ovat osoittaneet amagnitudivähenemistä porttivuotojssa EOT:n ollessa noin 1
0 nm ja hyvin käyttäytyvät piiportit kuin HfO2 Kuva 6 esittää rajapinnan kerrospaksuuden beneaI temperaasit välillä 550 toZroIn tenciaaer550CPDA650 CPDAFig6[13Kuva 7 esittää röntgenfotoelektronispektroskopiaa (XPS) joka paljastaa rajapinnan ZrSss-dekomprO2-dekomprO2-rajapinnan Zr-metalliporttipino hehkutetaan nif950C:ssa ultrakorkealla hilavuotovirralla. Se myös muodostuu rajapinta-sio, D2:n ja polypii-portin välille polypiin kerrostuksen aikana. Nämä tulokset viittaavat ZrO2:n ja siHa:n väliseen vuorovaikutukseen polypiipinnoituksen aikana toisella metallilla, 550 °FO. Oksidi on termodynaamisesti stabiilimpi,8 osoittaa polypiin välisen XPS-spektrit Toisin kuin Zro, kalvo HfO-kalvo pysyy vakaana polypiin kerrostuksen ja jälkihehkutuksen jälkeen typessä 950 C:een asti.
Solid State Circuits TechnologiSi 2pPoly dep2/800CCYD Zro7518018519096100104108Fig7[141,()AgN28001216202452452853253696100M metalliin-silikoni-200M oksidi voi ylläpitää amdhaasia jopa keskilämpötilassa, kuten 800 C riippuen piipitoisuudesta
Nämä metallisilikaatit ovat termodynaamisesti stabiileja piisubstraatin kanssa. Kuva 9 esittää ZrSi,Oy-silikaatista koostuvan portin TEM-poikkileikkaukset, joka on kerrostettu piisubstraatille ja alumiinimetallielektrodille. Pintojen väliin ei muodostu rajapintapesäkettä, joka on atomisesti terävä, ja kalvolämpö on kestävä. faasi separwith piilotti dielektrisen konstanerin kuin metallioksidiehdokkaat, kuten
To Advances s amos TacngolsgieFig9[21,22]Pulse MecPurge with N2*,I Pulse h,oMeCln+xH,oMeoIClPurge withRepecy2
13 korkean k:n dielektristä pinnoitustekniikkaa Tärkeä tekijä korkean k-arvon dielektrisen materiaalin lopullista valintaa määritettäessä on pinnoitusprosessi, jonka on oltava yhteensopiva nykyisen CMOSg:n, kustannusten ja kalvoon värjäytyneen InOCVDI:n ja OH:n kanssa. Fysikaalinen höyrypinnoitus (PVD) on hyvät uudet materiaalit Kuitenkin kohteen ja plaolekulaarisen säteen epitaksia (MBEcontrol, mutta läpijuoksu on Atomic layer deposition (ALD)) on korkea tasaisuuden hallinta ja hyvä yhdenmukaisuus
Solid State Circuits Technologies Mahdollinen saastuminen Cl-, C-, H- ja OH-epäpuhtauksilla on myös yhteenveto, samat korkeak-arvoiset materiaalit, jotka on valmistettu difpositiotyökaluilla, prosesseilla ja tuloksena on erilaisia ominaisuuksia. laitteen suorituskykyyn ja laitteiden integrointiin liittyvät ongelmat [171riippuvuus laitteen koosta 2 V:lla 14 umNMOS:n vuotovirran tiheys (PMOS9x(X) 14 um:n laitteen) Kuva 12 esittää PMOS-kondensaattorin TEM-poikkileikkauksen, jonka hilapituus on pidempi
On selvää, että tämä tapahtui polypii/ZrO2-rajapinnassa. TEM-poikkileikkaus(kuva 13) näyttää ZrO2:n luovan johtamisreitin, joka johtaa suureen hilavuotovirtaan. Pidempi porttipituus johtaa suurempaan todennäköisyyteen, että johtoreittejä muodostuu1E +06PMOSNMOS1E+031E+00g=14 umE03L E-061E09Ig=142gPMOS CapacitorZr-Silisidikyhmyt