Solid State Circuits TechnologiesV, е височината на бариерата, Tor е физичната константа на изолатора и a и предекспоненциалните фактори От това се забелязва, че tox или k е тролирането на плътността на директния тунелен ток. Текучеството на тунелиране нараства драматично като SiO става по-тънък В общия случай akage се увеличава 100 пъти за цели 5 nm, че sio се изтънява в gatehigh като 10 E Amp/cm- обхват за SiO толкова тънък, колкото The highIGIDL + Ig) Където: Isubth:IGIDL: ток на изтичане на изтичане, предизвикан от гейт Ig: изтичане на гейтOn от друга страна, уравнение [1] показва, че увеличаването на диелектричната константа на изолатор на директен тунелен ток
Това е така, защото оксидът на затвора физически корелира с еквивалентната дебелина на оксида (EOT), дефинирана OT=(Ksio/KinsulatorTinsulat, където Kso и Kinsulator са диелектричната константа на SiO2 и съответно изолатора, а Insulator е физическата дебелина на изолатора Въз основа на тази дефиниция, изолационен материал с пет пъти по-голяма диелектрична константа от SiOz би изисквал пет пъти по-голяма физическа дебелина от SiO, за да запази същата EOT като SiOz. Следователно тунелирането е от порядъка на leiO2, тъй като токът на утечка при тунелиране намалява експоненциално, тъй като изолаторът става по-дебел от метатунелите от металът влиза първо в лентата на проводимост на изолатора и след това се движи към другия полупроводников електрод. Това е известно като тунел на Fowler-Nordheim(FN) за FN тунелен ток, плътност на тока Va3/2 To)=D exp(32K4), където C и D са предекспоненциални фактори От това уравнение забележете, че височината на бариерата е доминиращият фактор при контролирането на плътността на тока на тунела на FN, сравнява експонентата (произведението на m, Vh и k), показана в равното директно тунелиране (ниско поле) и Fn тунелиране (високо поле) за изолационни параметри с различни стойности на Va и K Резултатите показват следното за увеличаване на диелектричната константа, редукцията (да се използва за силно мащабиран чист нитрид), показана в таблицата, показана в директния t
към Advances s amos Tacngolsgieb Lateral Oxidation Model [171ed на ръба на XTEMormation по време на високотемпературно отгряване, като например a/дренажно отгряване. Големите устройства за окисляване са недостатъчни за предотвратяване на образуването на нодули, които използват висок ток на утечка
PMOS кондензатор от Edge0Metal oxideSi субстрат
Solid State Circuits Technologiesвсе още е предизвикателство да се постигне производство на EOtfter транзистор. Наблюдава се влошаване на мобилността на устройството wlmelectric. Това е по-проблематично за приложения с ниски EOT. Тъй като съвместимостта с метални портове има няколко предимства, стекът с високо k/metal gate е избор за предварителен ключов проблем за изследване на материалите за метални порти е контролирането на работната функция на метални гейт електроди след CMOS обработка Има два варианта за внедряване на метални гейт Типът CMoS devond е двоен метален гейт електрод с един метал, който има работна функция (4, 1 ev) близо лентата на проводимост на силициевия субстрат (Ec) за NMOS, а другият има работна функция (-5 2 ev) близо до валентната лента на силициевия субстрат (e за PMOS (Фигура 16) Материалите на металния електрод трябва да имат термично, химическо прекратяване Желателно е да се работи с интеграция на CMOS процес, или конвенционален подход "първи порта или заместващ" последен подход
Метални килограми (нитриди, силициди, карбиди, бориди и т.н.) и твърди разтвори са възможни кандидатиNMOSqm4I evo41 evqoB qx=41evqm=52 evEcEEError_FSiliconN+ Poly-si Insulatork функциите се получават от moScaps с различни дебелини на оксида, като се използва следното уравнение: Vab- dMs+ QF/ CoAn се пресича в графиката на EOT на терсус е работната функция (Фигура 17) Таблица 2
to Advances s amos TacngolsgieApplying High-k/Metal-Gated DevicesZrN/SiO2vFa"中 vss/x中ws“中n[xE2…kTnN/]中中4620 voltso ch7,433,46367425Zrsi2425,464154TaN5,44
3,40243472,455-463464,453-462
Solid State Circuits Technologiesmethod и филм proMetal depcвлияят върху свойствата на металния филм като съпротивление, микроструктурна адхезия Процесите на отлагане като CVD и PVD са обичайни методи Като цяло CVD филмите осигуряват по-добро съответствие и незначителни щети в сравнение с PVD филми, brформалност, но производителността е ниско
Процес на отлагане на фигури върху характеристиките на устройствотоМобилност на устройството от Cvd калай oпо-висок ток на утечка на затвора от устройства, произведени с CVD и ALDEeff(MV/cm)TiNSIO,(30A)s N,-800t+H-for看
Програмните предизвикателства при прилагането на High-k/метализирани устройства за advane58PMOSon (предимно от CVD) и плазма da от PVD) влияят върху гейта, възпира такива Dit V, стабилността и целостта на оксида на гейта. , особено селективността към метални оксиди, е ключова интеграция на "Gate First" CMOS. Конвенционалната интеграция на gate first включва способността за ецване на gate пример, Фигура 20 нитрид/W/Tin стека на гейт електрода отгореМатериалите на гейт електрода трябва да бъдат защитени от окисление или материал на аттаколния електродg висок температурни стъпки
Тези reqlimitmaterials за материали за метална врата alith алтернативен high-k dielectTiN W Resistoκ ido и/илиN⊥七rideGateoxidesubstracts七ep1stcketFig2028,29разположение "Gate Last" CMOS Integrationthis интеграция елиминира много ограничения, поставени от конвенционалното "gate first conventionalT производство с заместващ полисилиций, gate оксидът се отлага с помощта на химично-механично полиране (CMP) техническо изравняване на горната повърхност (фигура 20a), Мокро ецване или използване за ецване от полисилициевия гейт (Фигура 20b), последвано от нов метален електроден материал и електрическо отлагане (Фигура 20c) Друг CMP процес или се използва второ моделиране на портата
Solid State Circuits Technologiesaeisi i silicon substrateFill silicon substratemet-1hin tin oxideS sillcon substrateA single metal gateid-gap работна функция може да не е в състояние да постигне много OSFET прагово напрежение и да увеличи производителността; въпреки това има потенциал за напълно изчерпани приложения на силиций върху изолатор (FDSOI) Двойните метали с работни функции, подобни на n* полисилиций и p*полисилиций, поставят значителни предизвикателства при интегрирането Термодинамична и механична стабилизация при избора на метали Недостатъци както на първия, така и на последния на порта Крайният изборът на схема за интегриране ще бъде решен от perfd3 Характеристиките на устройството, използващи High-k/Metal Gate(HKMG)stack31 Въздействие на дефектите в HKMG стека върху производителността и надеждността на устройството, както е споменато в раздел 2
11d, депозираният диелектрик на затвора с висока k съдържа голям дефект между силиций и условен термично отгледан гейт. TEM напречното сечение на стека на гейта HKMG, показано на Фигура 21, подчертава различните региони на стека на гейта. Дефектите в по-голямата част от високия -k gate диелектрик и на интерфейса между силико-субстрата и IL оказват значително влияние върху устройството и стабилността на надеждното прагово напрежение Както беше обсъдено в раздел 212aiii, най-добрият кандидат за диелектрик с високо k-диелектрик е базиран на Hf метален оксид, следователно следващата дискусия се основава на HfO2 / купчина метална порта
към Advanced amos TecnglsgitMetalGate30AHigh-K0A311 Si/IL подобрение на интерфейса - подчертано отпуснато желателно, защото се нуждаем от тънък g предимството Депозиране на висок k върху дебел, висококачествен термичен groyistor скорост За решаване на този проблем, преоксид с облекчен стрес Процесът (SRPO) е разработен, за да разкъса свойствата на повърхността между диелектрика с висока k и силиконова подложка, като същевременно поддържа необходимата тънкост, за да отговори на изискването за подобряване на скоростта на интегралните схеми Експериментът, който се обсъжда тук, е както следва Термичният оксид SRPOhe се връща до 10 A, използвайки разреден 700 : 1 флуороводородна киселина: разтвор на H20. След това HfO2 се отлага от ALD. След като диелектрикът с висок k претърпи PDA, TasiN metal00C беше използван за изработване на nMOSFETs с метален порт/висок k стек върху насипен силиций [32]
Фигура 22 спестява изместването на праговото напрежение (Vo) при cess (почистване на rCA, последвано от ALD HfO с метален гейт Tasin) и новият процес на SRPO, стек на гейт TasiN/HfO2 за устройства с къс канал10 um/015 um) SRPO със стек TaSiN/HfO води до 3 пъти по-малко Vi изместване от стандартния процес. Тези резултати предполагат, че устройствата със стандартния процес страдат от повреда на ръба на портата, предизвикана от процес по време на производството на транзистора, което увеличава V, по-голямото изместване се предизвиква значително при използване на SrPo поради високия качествен междинен слой под HfO, който потиска генерирането на улавяне на интерфейса и улавяне на границата по време на напрежение при постоянно напрежение. За повреда на ръба на портата, причинена от достъп, токът на изпомпване на заряда беше измерен на33] под дренажни отклонения, за да се открие локален заряд на ръба на гейта Резултатите показват по-малко улавяне на повърхността и граничното състояние плътност за HfO/SRPO устройства, отколкото за HfO/RCa проектирано изпомпване на заряд, резултат или здрав от rctreatment при индуциран от процеса локален заряд genshort канал устройства с SRPO е по-висока от стандартната предварителна обработка поради по-добри свойства на повърхността с процеса SRPO Фундаменталната разлика между химикал
Предизвикателствата на Ap
уравнението на уравнението на High-k/Metal-Gated Device е само около два пъти по-голямо от това за SiO, докато експонентата, показана в 2 От друга страна, е ясно, че изолатор със стойност на K от 25 намалява значително експонирането при директното тунелиране Eq< p> [1 и повече от два пъти в FN tunK「 LowField「 High Field I78Ta2O%,HfO_,ZrO2-45921 SiO2/Полисхема на MOSFET, в който оксидът на затвора е SiO2, а електродът е легиран полисилиций Фигура 2 показва еквивалентната верига на an MOS Общият MOS капацитет CK, където Cor е оксидният капацитет, Cs е силициевият капацитет, а Cp е полисилициевият Gatetrode depletiPoly-Si GateGate OxideGOXТехнологии на твърдотелни вериги Когато mOSFET работи в режим на инверсия, стойността на Cp и FET Cox, зависеща от лентовото отклонение на енергията на легирания полисиликонов порт за приложено напрежение на затвора (Ve, което в крайна сметка ще влоши концентрацията на MOSFon в оксида на затвора и ще индуцира проблем с нестабилност на праговото напрежение (Vi) От друга страна, ръчният гейт, тъй като гейт електродът може да елиминира полисилициевия гейт deplpantin, включен в гейт електрода Друго предимство на металния гейт е, че съпротивлението на металния гейт електрод е по-малко от това на полисилициев гейт22 Висока диелектрична способност за конструиране с затворни електродетроди с високи диелектрически изолатори поражда известно безпокойство
Повечето метални оксиди с диелектрична константа hish се използват като обратна реакция на изолатора правят контрол на праговото напрежение на MOSFET От друга страна hetal gre е съвместим с метални оксиди с висока диелектрична константа Материали за скрининг на изолатори с висока диелектрична константа и метални порти gh-k gate диелектрици на газ с високо k Някои основен проблем, поставящ диелектрик с порта с висок k в MOSFET. Размяна между диелектричната константа (K) и празнината на лентата (напр.) Микроструктура на филма: кристално действие на аморфния интерфейс върху цялостния диелм, Eot мащабируемост, междуфазовост и мобилност на MOSFET Възможно влошаване на мобилността и висок фиксиран заряд, причинен от изолационен анализ с висок k на свободните енергии на Гибс, управляващи следните химични реакции: тройните системи метал-Si-кислород са важни за предсказване на стабилността За да се избегне нестабилност със Si за образуване на SiO,Si+M。→M+SiO2Si+ M。x→Ms+siOb Компромис между диелектричната константа (K) и ширината на лентата (Eg) От уравнението за директно тунелиране [1, желателно е да се намери изолатор с високо gh-k метални оксиди не се съобщават, най-близкият и винаги наличен индикатор за отместването на лентата са стойностите на ширината на лентата Фигура 3 показва графиката на ширината на лентата спрямо диелектричната константа за различни метални оксиди
към Advanced amos TecnglsgitApplying High-k/Metal-Gated Devices6A12o38ZrSio4 HfSiO4A103La20o Bao432electric ConstantFig 3 Компромисът между диелектрична константа и забранена лента ограничава избора на филмова микроструктура на metaC: Кристални аморфни дефекти/кухини, които ще уредят yi стар брой В допълнение, кислород, добавка и примеси дифундират бързо в поликристалната структура предимно през границата на зърното и разграждат стека на затвора Друг потенциален размер сред малки устройства и пластини
Аморфните метални оксиди могат да намалят дифузията на O и добавката и да понижат дефектите; диелектрична константа от тези метални оксиди с поликристално сливане през границата на зърното на металния кислород. Различна разлика в обработката между металните оксиди и конвенционалния термичен оксид sio, Метален оксид, отложен върху силициевия субстрат вместо термично отгледан като SiO2 Вътрешното качество на отложения филм е по-ниско от термично отгледания филм. Отгряване след отлагане при разреден кислород в околната среда. Това са устройства. Повечето метални оксиди с висока диелектрична структура след отгряване. Следователно кислородът в околната среда, отгряването след отлагането на метала дифундира през границите на зърната на металните оксиди и реагира SiO междинен слой (т.е. въздействието на аморфния междинен слой (IL) върху общата диелектрична константа на изолатора, мащабируемост на EOT, грапавост на междинната повърхност Подобният на SiO2 междинен слой намалява общата диелектрична константа на двуслойния гейт би могло да направи мащабирането на EOt до по-малко от 1 nm трудно Интерфейсът между IL и силиконовия субстрат е по-груб от интерфейса между конвенционалния термично отгледан SiOz и
Solid State Circuits Technologiesilicon, който може да влоши мобилността на носителя на канала и да генерира дефекти в състоянието на интерфейса, Фигура 4 показва изображение от трансмисионна електронна микроскопия (TEM) на структурата на металооксида mos и ключовете за съвместимостта на стека на портата Interfacial laFig, 4f Възможно влошаване на мобилността и висока фиксирана Заряд, причинен от High-k InsulatorМеките фонони в свързващата структура на металния оксид допринасят за цялостната поляризуемост на атома и следователно високата диелектрична константа
След това, че мобилността на носителите на канала, направена градирана от взаимодействията, кандидатите имат диелектрична константа или малка ширина на лентата, кандидатите попадат в група IVB, IlIA и IB на периодичната таблица. Метални оксиди, използвани за кондензатори с памет [1, 2, 3, 4 Кандидати като напр. TiO2 и TazOs имат предимството да имат относително висока диелектрична константа и история на обработка в индустрията, но това ги прави непривлекателни за логическите устройства: Малката стабилност на лентата със силиконати изисква кислородно отгряване за подобряване на качеството на филма, което води до окисление в eOt
към Advanced amos TecnglsgitApplying High-k/Metal-Gated DevicesНестабилна микроструктураii Група IllA и IIIB Метални оксиди: Al2O3 и La O3 5, 6ddition, Al2o3 е световен при 1000C и има сравнително голяма забранена лента (87evit има относително ниска диелект и P дифузия ; и лесно абсорбира HzO LazO има сравнително висока диелектрична константа (K 27), но ширината на забранената лента е малка (43 ev) и много лесноiiiiiiiii Метални оксиди от група IVB: HfO и ZrO2 [8-18 Тези метални оксиди имат сравнително високи диелектрични константи и пролуки в честотната лента (вижте Фигура 3) Както устройствата ZrOz, така и HfOz са показали намаление на амплитуда на изтичане на гейт с EOT около 1
0 nm и по-добро поведение иликонови порти от HfO2 Фигура 6 показва дебелината на междинния слой при температурни промени от 550 до ZroIn tenciaaer550CPDA650 CPDAFig6[13Фигура 7 показва спектрите на рентгеновата фотоелектронна спектроскопия (XPS) на интерфейса на ZrO2 XPS разкрива, че ZrOz се разлага на купчината Zr metalgate се отгрява в nif950C при ултрависок ток на утечка на затвора. Също така образуването на междинен sio, между weD2 и полисилициевия порта по време на отлагане на полисилиций. Тези резултати поддържат силно взаимодействие между ZrO2 и siHa по време на отлагане на полисилиций при 550 to От друга страна, HfOz метал оксидът е термодинамично по-стабилен с 8 показва XPS спектрите на междинния вентил и полисилиция. За разлика от Zro, филмът HfO остава стабилен след отлагане на полисилиций и след отгряване в азот до 950C
Solid State Circuits TechnologiSi 2pPoly dep2/800CCYD Zro7518018519096100104108Fig7[141,()AgN28001216202452452853253696100b Метални силикати (M-Si-O)19-22Добавяне на силиций към метал оксидът може да поддържа amdhase до средна температура като 800C в зависимост от концентрацията на силиций
Тези метални силикати са термодинамично стабилни със силициевия субстрат. Фигура 9 показва ТЕМ напречните сечения на стека на затвора, съставен от ZrSi,Oy силикат, отложен върху силициев субстрат, алуминиев метален електрод. Не се образува междинен лавер между повърхността е атомно рязка и филмът е много възможен разделяне на фазите с скрит диелектричния констант от кандидатите за метален оксид
към Advances s amos TacngolsgieFig9[21,22]Pulse MecPurge с N2*,I Pulse h,oMeCln+xH,oMeoIClPurge с Repecy2
13 Техники за отлагане на диелектрик с висок k Важен фактор при определяне на окончателния избор на диелектрик с висок k е процесът на отлагане, който трябва да е съвместим с текущата CMOSg, цена и производителност InOCVDI и OH, изобразени във филма. Физическото отлагане на пари (PVD) е добри fong нови материали Въпреки това, теарността на целта и плаолекуларния лъч епитаксия (MBEcontrol, но пропускателната способност е Atomic layer deposition (ALD) има висок контрол на равномерност и добра конформност
Технологии за твърдотелни вериги Потенциалното замърсяване с примеси Cl, C, H и OH също е обобщено, едни и същи материали с високо k, произведени чрез дифпозиционни инструменти, процеси и водят до различни свойства Цена на крайния баланс, производителност, надеждност на инструмента, свойства на филма и проблеми с производителността и интегрирането на устройството [171 зависимост от размера на устройството При 2 V, плътността на тока на утечка за 14 umNMOS (PMOS9x(X) тази на 1 4 um устройство Фигура 12 показва TEM напречното сечение на PMOS кондензатора с по-голяма дължина на затвора
Ясно е, че това се е случило на интерфейса полисилиций/ZrO2 Напречното сечение на ТЕМ (Фигура 13) показва, че ZrO2 създава път на проводимост, който води до висок ток на утечка на затвора По-голямата дължина на затвора води до по-голяма вероятност да се образуват пътища на проводимост1E +06PMOSNMOS1E+031E+00g=14 umE03L E-061E09Ig=142gPMOS кондензатор Zr-силицидни нодули